(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2002年1月31日(31.01.2002)

PCT

(10) 国際公開番号 WO 02/08824 A1

(75) 発明者/出願人 (米国についてのみ): 松原良太 (MAT-SUBARA, Ryouta) [JP/JP]; 〒861-1198 熊本県菊池郡

(74) 代理人: 朝日奈宗太, 外(ASAHINA, Sohta et al.); 〒

ディスプレイ内 Kumamoto (JP).

西合志町御代志997番地 株式会社 アドバンスト・

540-0012 大阪府大阪市中央区谷町二丁目2番22号 NS

(51) 国際特許分類7:

PCT/JP01/06285

G02F 1/1368

(21) 国際出願番号: (22) 国際出願日:

2001年7月19日(19.07.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

2000年7月24日(24.07.2000) JP 特願2000-221858

添付公開書類:

国際調査報告書

ビル Osaka (JP).


(81) 指定国 (国内): KR, US.

(72) 発明者; および


(71) 出願人 /米国を除く全ての指定国について): 株式会社 アドバンスト・ディスプレイ (ADVANCED DISPLAY INC.) [JP/JP]; 〒861-1198 熊本県菊池郡西合志町御代 志997番地 Kumamoto (JP).


2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。


- (54) Title: METHOD FOR MANUFACTURING TFT ARRAY SUBSTRATE OF LIQUID CRYSTAL DISPLAY DEVICE
- (54) 発明の名称: 液晶表示装置のTFTアレイ基板製造方法



(57) Abstract: Before a part of a protective film (35) is removed to form a contact hole (24), the protective film (35) on a source wiring (20), the protective film (35) by the source wiring (20), and a gate insulative film (16) by the side of the source wiring (20) are removed simultaneously. A part of exposed semiconductor layers (17), (18) which protrudes out of the side of the source wiring (20) is removed with a resist pattern (36) and/or the source wiring (20) for removing a part of the protective film (35) used as a mask.







(57) 要約:

保護膜(35)の一部を除去してコンタクトホール(24)を形成する際に、ソース配線(20)上の保護膜(35)、ソース配線(20)横の保護膜(35)及びソース配線(20)横のゲート絶縁膜(16)を同時に除去し、露出した半導体層(17)(18)のうちソース配線(20)横にはみ出している部分を、保護膜(35)の一部を除去するためのレジストパターン(36)及び/又はソース配線(20)をマスクとして除去する。

明 細 醬

液晶表示装置のTFTアレイ基板製造方法

技術分野

本発明は、液晶表示装置の製造方法に関し、とくにアクティブマトリックス型の液晶表示装置のTFTアレイ基板の製造方法に関する。

背景技術

液晶表示装置は、液晶の電気光学特性を利用し偏光板と組み合わせ、液晶に印加する電圧を制御することにより表示をおこなうものであり、CRTに比べ重量が小さく携帯性に優れ、近年、モバイルコンピュータの表示装置などに応用されている。

なかでも、個々の画素に薄膜トランジスタ(TFT)などのスイッチング素子を設けて液晶に印加する電圧の制御をおこなうアクティブマトリックス型液晶表示装置は、単純マトリックス型液晶表示装置と比較して、表示品位に優れているといった特徴を有しており、その開発、応用が盛んにおこなわれている。

図1に基本的なアクティブマトリックス型液晶表示装置の等価回路を示し、その動作について説明する。図1 (b)は、図1 (a)のP部を部分拡大した図である。

ゲート配線1およびソース配線2の交差部に、TFTなどのスイッチング素子7、液晶容量8、補助容量9が形成され画素を構成している。画素をマトリックス状に配置してTFTアレイ基板を形成する。

通常、アクティブマトリックス型の液晶表示装置は、液晶の層を挟持して対向する2枚の基板の一方に、TFTなどのスイッチング素子を設けてTFTアレイ基板とし、他方にコモン電極を設けて対向基板とする。

従来の技術によるTFTアレイ基板の製造方法について、図2および図3、図4を用いて説明する。

図2は、TFTアレイ基板の要部を拡大した平面図である。図2において、ゲート配線13およびソース電極21、ドレイで電極22からなるTFTが形成されており、TFTのドレイン電極22はコンタクトホール24をルルスを電極27に接続されてから選択パーを間がある。下部は、「下で延伸され、下部パッド15を形成して上部パッド15は、コンタクトホール25度して上部パッド28と接続されており、ここから選択パルスが入力される。

図2には示されていないが、ソース配線20の端部も

同様に、液晶表示装置の表示領域の外まで延伸され、下部パッド23を形成している。下部パッド23は、コンタクトホール26を介して上部パッド29と接続されており、ここから信号が入力される。

なお、図2中の参照番号14は、画素電極27とのあいだに補助容量を形成するための共通配線を示す。また、参照番号38はTFTのチャネル部を示す。

図3および図4は、図2のTFTアレイ基板の製造方法を説明する断面図である。

まず、絶縁性基板11上に、スパッタなどの手法を用いて第1の金属層を形成する。第1の金属層は、Cr、Al、Moなどの金属あるいはこれら金属を主成分とする合金、もしくはこれらの積層からなる。ついてチャンジストなどを用いて写真製版を行ない、エッチング法などにより第1の金属層から不要部分を除去してがよなどにより第1の金属層から不要部分を除去してがけった。

つぎに、SiNx、SiO₂などからなる絶縁膜(ゲート絶縁膜)16を、プラズマCVDなどの各種CVD法やスパッタ、蒸着、塗布法などにより形成し、マンには一番で、井層(第1の半導体層)17、リン、アンは「ロンなどの不純物をドーピングしたたとえば「ロンなどの不純物をドーピングしたたと、「個」では、ボロンなどの不純物をドーピングしたたとででは「ロッチング」では、「の半導体層(不純物半導体層、第2の半導体層)18を、プラズマCVD法やスパッタなどにより形成する。をでいて、スパッタなどの手法を用いて第2の金属層19を形成する。第2の金属層は、Cr、A1、Moなどによりであるいはこれら金属を主成分とする合金、もしくはこれ

らの積層からなる。

ついで、フォトレジストRを塗布し、写真製版法などにより、フォトレジストRの厚さが厚い領域A、フォトレジストRの厚さが厚い領域A、フォトレジストRを除去した領域Cからなるレジストパターンを形成する。この状態が図3(b)である。

その後、領域 B のフォトレジスト R の除去を行なう。 このとき、領域 A のフォトレジスト R は厚さが厚いため、 除去されずに残される。この状態が図 3 (d) である。

つぎに、領域Aに残ったフォトレジストRを使用して、まず、半導体層18、17のエッチングを行なって領域Cの半導体層18、17を除去し、その後第2の金属層19のエッチングを行なって領域Bの第2の金属層19を除去する。この状態が図3(e)および図4(a)である。

さらに、領域Bの半導体層18をエッチングにより除去し、その後、フォトレジストRをすべて取り除く。この状態が図4(b)である。基板上に、ソース配線20、ソース電極21、ドレイン電極22、下部パッド23が形成されている。

続いて、保護膜35を全面に成膜したのち、フォトレジストなどを用いて写真製版を行ない、エッチング法などによりコンタクトホール24、25、26を形成する。この状態が図4(c)である。

最後に、ITO(Indium Tin Oxide)を全面に成膜し、フォトレジストなどを用いて写真製版を行ない、エッチング法などによって不要部分を除去してITO画素電極27、上部パッド28、29を形成する。この状態が図4(d)である。

以上説明した製造方法によれば、合計4回の写真製版、 つまり4枚のフォトマスクによってTFTアレイ基板を 製作することができるため、工程の短縮、コストの低減 が可能である。

しかしこの製造法では、ソース配線20、ソース電極21、ドレイン電極22および下部パッド23と、これらの下部に位置する半導体層18および半導体層17を、同一のフォトレジストRを用いて形成しており、第2の、エッチング手法やエッチング条件の相違により、第2の金属層19のエッチング時の配線の細り量(サイドエッチ量)が半導体層18および半導体層17がはみ出した形状になる。

一般に、ソース配線20(第2の金属層19)の材料がCr、A1、Moなどの場合、サイドエッチ量は片側で0.5~1.0μm程度である。一方、半導体層18および半導体層17のサイドエッチ量はほぼ0μmである。したがって、写真製版に使用するフォトマスクのソース配線幅を10μmとした場合、実際に形成されるソース配線の幅は8~9μmとなり、半導体層18および半導体層17が1~2μm程度はみだして形成されることになる。

高輝度の表示を可能とし、表示品位にすぐれた液晶表示装置を得るためには、TFTアレイ基板の開口率を極力大きくすることが望ましい。またソース配線20に印加される信号の遅延を防止し、輝度ムラなどの表示品位の低下を防ぐためには、ソース配線20の抵抗は極力小さくすることが望ましい。

もし、半導体層18および半導体層17のはみ出しを除去することができれば、ソース配線20の幅を小さくすることなく、つまりソース配線20の抵抗を増大させることなく、開口率の向上をはかることができる。また、同一の開口率であれば、ソース配線20の低抵抗化をはかることができる。

さらに、はみ出した半導体層18および半導体層17 が、対向基板のコモン電極とのあいだに容量を形成し、 ソースーコモン間容量が増大するといった問題もある。

特に、前述した4枚のフォトマスクによるTFTアレイ基板の製造方法においては、第2の金属層19(ソース配線20)は、複数回のエッチングにさらされることになる(図3(c)および図4(a)を参照)。

このため、ソース配線20のサイドエッチ量と半導体層18 および半導体層17のサイドエッチ量との差はさらに大きいものとなり、たとえば、フォトマスクでのソース配線幅が10μmである場合、実際に形成されるソース配線の幅は6~7μm程度となり、半導体層18 および半導体層17が3~4μm程度はみだして形成されることになる。

したがって、開口率の低下、ソース配線の抵抗増大、

あるいはソースーコモン間容量の増大といった問題はますます大きくなり、はみ出した半導体層18および半導体層17を除去することのできる製造方法が強く望まれていた。

そこで本発明は、アクティブマトリックス型液晶表示装置のTFTアレイの製造工程において、ソース配線横にはみだした半導体層を除去することを目的とする。

発明の開示

本発明は、ゲート配線、ソース配線およびTFT素子などを形成後、保護膜を成膜し、該保護膜の一部を除去してコンタクトホールを形成する際に、ソース配線上の保護膜、ソース配線横の保護膜およびソース配線横のゲート絶縁膜を同時に除去し、ソース配線およびソース配線下の半導体層を露出させる。

さらに、露出した半導体層のうちソース配線横にはみ出している部分を、保護膜の一部を除去するためのレジストパターンおよび/またはソース配線をマスクとして除去する。

または、露出した半導体層のうちソース配線横にはみ出している部分を、一部を除去した後の保護膜および/またはソース配線をマスクとして除去する。

本発明の別の実施の形態では、ゲート配線、ソース配線およびTFT素子などを形成後、保護膜は成膜せず、露出しているソース配線下の半導体のうちソース配線横にはみ出している部分を、ソース配線をマスクとして除去する。

本発明のさらに別の実施の形態では、ソース配線形成

時にソース配線横に半導体層を残すことにより、保護膜の一部を除去してコンタクトホールを形成する際に、ソース配線上およびソース配線横の保護膜だけが除去され、ソース配線横のゲート絶縁膜は除去されないようにした。

さらに、保護膜が除去されて露出した半導体層のうち ソース配線横にはみ出している部分を、保護膜の一部を 除去するためのレジストパターンおよび/またはソース 配線をマスクとして除去する。

または、保護膜が除去されて露出した半導体層のうちソース配線横にはみ出している部分を、一部を除去した後の保護膜および/またはソース配線をマスクとして除去する。

本発明では、ITO膜の一部を選択的に除去する際に、 ソース配線上のITO膜を除去せずに残すことにより、 ITO膜でソース配線を覆うようにしてもよい。

図面の簡単な説明

図 1 は、アクティブマトリックス型液晶表示装置の動作を説明するための図である。

図2は、TFTアレイ基板の要部を拡大した平面図である。

図.3 は、従来の技術による、図2のTFTアレイ基板の製造方法を説明する断面図である。

図4は、従来の技術による、図2のTFTアレイ基板の製造方法を説明する断面図であり、図3に引き続く工程を表わした図である。

図 5 は、本発明の実施の形態 1 による、TFTアレイ基板の製造方法を説明する断面図である。

図6は、本発明の実施の形態1による、TFTアレイ基板の製造方法を説明する断面図であり、図5に引き続く工程を表わした図である。

図7は、本発明の実施の形態1による、TFTアレイ基板の製造方法を説明する断面図であり、図6に引き続く工程を表わした図である。

図 8 は、本発明の実施の形態 2 による、TFTアレイ基板の製造方法を説明する断面図である。

図 9 は、本発明の実施の形態 3 による、TFTアレイ基板の製造方法を説明する断面図である。

図10は、本発明の実施の形態3による、TFTアレイ基板の製造方法を説明する断面図であり、図9に引き続く工程を表わした図である。

図11は、本発明の実施の形態3による、TFTアレイ基板の製造方法を説明する断面図であり、図10に引き続く工程を表わした図である。

図12は、本発明の実施の形態4による、TFTアレイ基板の製造方法を説明する断面図である。

図13は、本発明の実施の形態4による、TFTアレイ基板の製造方法を説明する断面図であり、図12に引き続く工程を表わした図である。

図14は、本発明の実施の形態5による、TFTアレイ基板の製造方法を説明する断面図である。

発明を実施するための最良の形態

以下、本発明の実施の形態を、図を用いて説明する。

実施の形態1

本発明の第1の実施の形態を、図5、図6および図7を用いて説明する。図5、図6および図7は、逆スタガ型のTFTが設けられたTFTアレイ基板を例示して、その製造方法を説明した断面図である。

本発明の第1の実施の形態によるTFTアレイ基板の製造方法は、以下の工程からなる。

(1)まず、絶縁性基板11上に第1の金属層を成膜し、ついで、フォトレジストなどを用いて写真製版を行ない、エッチング法などにより第1の金属層から不要部分を除去し、ゲート電極12、ゲート配線13、共通配線14および下部パッド15を形成する(図5(a))。

(2) つぎに、これらゲート電極12、ゲート配線13、共通配線14およびパッド層15を覆うように、SiNx、SiO2などからなるゲート絶縁膜16、a-Si層(非晶質半導体膜、第1の半導体層)17、n+a-Si層(非晶質不純物半導体膜、第2の半導体層)18、第2の金属層19の4層を基板上に成膜する。

(3) フォトレジストRを塗布後、フォトマスクを用いて、フォトレジストRの厚さが厚い領域A、薄い領域B、フォトレジストRを除去した領域Cからなるレジストパターンを形成する。

フォトレジストRの厚い領域Aは、第2の金属層19 をソース電極やドレイン電極、ソース配線やドレイン配線として残すための領域、フォトレジストRを除去した領域Cは、少なくとも第2の金属層19、第2の半導体層18が除去され、Tの金属層19および第2の半導体層18が除去され、T F T のチャネル部 3 8 となる領域に、それぞれ対応している(図 5 (b))。

本実施の形態では、TFTのチャネル部38のみを領域Bとしている。TFTチャネル部38のみが領域Bである必要はないが、本実施の形態においては、少なくとものちにソース配線20となる部分およびその近傍だけは、領域Bとしないことを特徴とする。

(4) つぎに、エッチングなどにより、まず C 領域の 第2の金属層19を除去する(図5(c))。

(5) その後、領域 B のフォトレジスト R の除去を行なう。このとき、領域 A のフォトレジスト R は厚さが厚いため、除去されずに残される(図 5 (d))。

(6) その後領域Cの半導体層18、17を、エッチングなどにより除去する(図5(e))。

(7) さらに、領域Bの第2の金属層19を除去する(図6(a))。

(8) つぎに、領域 B の第 2 の半導体 層 1 8 を除去し、 その後、フォトレジスト R をすべて除去する(図 6 (b))。

ここまでの工程は従来の技術によるものと同一であり、 すでに述べたように、第2の金属層19からなるソース 配線20は、半導体層18および半導体層17にくらべ てサイドエッチ量が大きいため、ソース配線20の横に 半導体層18および半導体層17がはみ出した状態となっている。

(9) この状態のTFTアレイ基板の表面上全面に保護膜35を成膜したのち、フォトレジストを塗布、フォトマスクを使用してレジストパターン36を形成する(図6(c))。

このレジストパターン36は、つぎの工程で保護膜35の一部を除去してコンタクトホール24、25、26を形成するためのものであるが、同時にソース配線20上およびその近傍の領域30の保護膜35も除去するようなパターンとされている。

(10) このレジストパターン36を利用して、保護膜35のエッチングを行ない、ドレイン電極22とITO画素電極27を電気的に接続するためのコンタクトホール24、下部パッド15と上部パッド28を電気的に接続するためのコンタクトホール25、下部パッド23と上部パッド29を電気的に接続するためのコンタクトホール26を形成する。このとき、すでに述べたように、ソース配線20上およびその近傍の領域30の保護月35も除去される(図6(d))。

(11) つぎに、レジストパターン36およびソース配線20をマスクとして利用したエッチングを行ない、ソース配線20の横にはみ出している半導体層18、17を除去し、その後レジストパターン36を取り除く(図7(a))。

このとき、先にレジストパターンを取り除き、保護膜35およびソース配線20をマスクとして、はみ出している半導体層18、17をエッチングしてもよい。

またソース配線20を形成する第2の金属層19は、 はみ出している半導体層18、17をエッチングする際 に同時にエッチングされてしまうことがない材料、たと えばCrなど、である必要がある。

(12) その後、ITO膜を全面に成膜したのち、フ

ォトレジストなどを用いて写真製版を行ない、エッチング法などによって該ITO膜の不要部分を除去するパターニングを行なうことにより、ITO画素電極27、上部パッド28、29を形成する(図7(b))。

以上説明したとおり、本実施の形態によれば、従来の製造方法と同一の合計4回の写真製版、つまり4枚のフォトマスクによってTFTアレイ基板を製作することができ、かつソース配線の横にはみ出した半導体層18および半導体層17を除去することができる。

したがって、製造に要する時間やコストの増大を招く ことなく、TFTアレイ基板の開口率の向上およびソース配線の低抵抗化をはかることができ、またソースーコ モン間容量の増大といった問題も解決することができる。

実施の形態2

本発明の第2の実施の形態を、図8を用いて説明する。本実施の形態は、ソース配線20をITO膜37で被覆したことを特徴とする。

実施の形態1においては、図7(b)を見れば明らかなように、ソース配線20が露出している。したがって、ソース配線20つまり第2の金属層19の材料として、液晶と反応性のない材料を選択する必要があった。

そこで本実施の形態では、ITO膜のパターニングを行なう際に、ソース配線20上のITO膜を残すことにより、ソース配線20およびソース配線20の下層に位置する半導体層17、18を覆うITO膜37を形成した。

ITO膜37がソース電極20を覆っているため、ソ

ース配線20(第2の金属層19)の材料選択の自由度が増す。さらに、ソース配線20およびITO膜37がともに、ソース配線として機能するため、ソース配線の抵抗を低減することができる。また、万一ソース配線20が断線した場合にも、ITO膜37が冗長の役割を果たすため、信頼性も向上する。

実施の形態3

本発明の第3の実施の形態を、図9、図10および図11を用いて説明する。図9、図10および図11は、逆スタガ型のTFTが設けられたTFTアレイ基板を例示して、その製造方法を説明した断面図である。

実施の形態1では、図7(b)を見れば明らかなように、ソース配線20の近傍の領域30において、ゲート絶縁膜16も除去されている。したがって、ソース配線20と共通配線14が隣接して設けられる場合には、両配線のあいだのショートが発生するおそれがある。そこで、本実施の形態では、ソース配線20近傍の領域30において、ゲート絶縁膜16を除去せずに残すようにした。

その工程を以下に説明する。

(1)まず、絶縁性基板11上に第1の金属層を成膜し、この第1の金属層を写真製版技術を用いてパターニングし、ゲート電極12、ゲート配線13、共通配線14および下部パッド15を形成する(図9(a))。

(2) つぎに、これらゲート電極12、ゲート配線1 3、共通配線14およびパッド層15を覆うように、ゲート絶縁膜16、第1の半導体層17、第2の半導体層

- 18、第2の金属層19の4層を基板上に成膜する。
- (3) フォトレジストRを塗布後、フォトマスクを用いて、フォトレジストRの厚さが厚い領域 A (A₁)、薄い領域 B (B₁)、フォトレジストRを除去した領域 C からなるレジストパターンを形成する。

実施の形態1においては、領域BはTFTのチャンネル部のみであったが、本実施の形態においては、のちにソース配線となる領域A₁の近傍にもフォトレジストRの薄い領域B₁を設ける(図 9 (b))。

- (4) つぎに、エッチングなどにより、まず C 領域の 第2の金属層 1 9 を除去する (図 9 (c))。
- (5)つぎに領域A (A₁)のフォトレジストRは残しつつ、領域B (B₁)のフォトレジストRを取り除く(図9 (d))。
- (6) その後、領域Cの半導体層18、17をエッチングなどにより除去する(図9(e))。
- (7) さらに、領域B(B₁)の第2の金属層19を除去する(図10(a))。
- (8)つぎに、領域B(B₁)の第2の半導体層18を除去し、その後、フォトレジストRをすべて除去する (図10(b))。

すでに述べたように、第2の金属層19からなるソース配線20は、第2の半導体層18にくらべてサイドエッチ量が大きいため、ソース配線20の横に第2の半導体層18がはみ出した状態となっている。

(9) この状態のTFTアレイ基板の表面上全面に保護膜35を成膜したのち、フォトレジストを塗布、フォトマスクを使用して写真製版を行ないレジストパターン

3 6 を形成する(図10(c))。

このレジストパターン 3 6 は、つぎの工程で保護膜 3 5 の一部を除去してコンタクトホール 2 4 、 2 5 、 2 6 を形成するためのものであるが、同時にソース配線 2 0 上およびその近傍の領域 3 0 の保護膜 3 5 も除去するようなパターンとされている。

(10) このレジストパターン36を利用して、保護膜35のエッチングを行ない、コンタクトホール24、25、26を形成するが、すでに述べたように、ソース配線20上および近傍の領域30の保護膜35も除去される(図10(d))。

(11) つぎに、レジストパターン36 およびソース配線20をマスクとして利用してエッチングを行ない、ソース配線20の下層にはみ出している半導体層18、およびソース配線20近傍の半導体層17を除去し、その後レジストパターンを取り除く(図11(a))。

このとき、先にレジストパターンを取り除き、保護膜35およびソース配線20をマスクとして、はみ出している半導体層18、および半導体層17をエッチングしてもよい。

またソース配線20を形成する第2の金属層19は、 半導体層18および半導体層17をエッチングする際に 同時にエッチングされてしまうことがない材料、たとえばCrなど、である必要がある。

(12) その後、ITO膜を全面に成膜したのち、写真製版技術を用いてパターニングをすることにより、ITO画素電極27、上部パッド28、29を形成する(図11(b))。

以上説明したとおり、本実施の形態によれば、ソース配線20近傍のゲート絶縁膜16が除去されずに残るため、ソース配線20と共通配線14とのあいだのショートが発生するおそれはなくなる。

本実施の形態では、ソース配線20が露出しているが、 実施の形態2と同様にして、ソース配線20をITO膜 で被覆することももちろん可能である。

実施の形態 4

本発明の第4の実施の形態を、図12および図13を用いて説明する。図12および図13は、逆スタガ型のTFTが設けられたTFTアレイ基板を例示して、その製造方法を説明した断面図である。

本実施の形態は、保護膜35を省略した点で実施の形態1と異なっている。

その工程を以下に説明する。

- (1)まず、絶縁性基板11上に第1の金属層を成膜し、この第1の金属層を写真製版技術を用いてパターニングし、ゲート電極12、ゲート配線13、共通配線14および下部パッド15を形成する(図12(a))。
- (2) つぎに、これらゲート電極 1 2 、ゲート配線 1 3、共通配線 1 4 およびパッド層 1 5 を覆うように、ゲート絶縁膜 1 6、第 1 の半導体層 1 7、第 2 の半導体層 1 8、第 2 の金属層 1 9 の 4 層を基板上に成膜する。
- (3) フォトレジストRを塗布後、フォトマスクを用いて、フォトレジストRの厚さが厚い領域A、薄い領域B、フォトレジストRを除去した領域Cからなるレジストパターンを形成する(図12(b))。

- (4) つぎに、エッチングなどにより、まず C 領域の 第2の金属層 1 9 を除去する(図 1 2 (c))。
- (5) つぎに領域 A のフォトレジスト R は残しつつ、 領域 B のフォトレジスト R を取り除く(図 1 2 (d))。
- (6) その後、領域Cの半導体層18、17をエッチングなどにより除去する(図12(e))。
- (7) さらに、領域Bの第2の金属層19を除去する(図13(a))。
- (8) つぎに、領域 B の第 2 の半導体 層 1 8 を除去し、 その後、フォトレジスト R をすべて除去する(図 1 3 (b))。

ここまでの製造工程は、実施の形態1と同一であり、 すでに述べたように、ソース配線20の横に半導体層1 8および半導体層17がはみ出した状態となっている。

(9) この状態のTFTアレイ基板の表面にフォトレジストを塗布、フォトマスクを使用してレジストパターンを形成し、下部パッド15上のゲート絶縁膜16にコンタクトホールを形成する。さらに、ソース配線20をマスクとしたエッチングにより、ソース配線20の下層にはみ出している半導体層18および半導体層 1 7 を除去する(図13 (c))。

(10) その後、ITO膜を全面に成膜したのち、写真製版技術を用いてパターニングをすることにより、ITO画素電極27、上部パッド28、29を形成する。本実施の形態では、ITO画素電極27とドレイン電極22、上部パッド層29と下部パッド23はコンタクトホールを介さず、直接にコンタクトしている(図13(d))。

実施の形態1においては、ソース配線20の横にはみ出した半導体層18および半導体層17を除去するため

に、ソース配線20近傍の保護膜35を除去しており、 このとき同時にソース配線20近傍のゲート絶縁膜16 も除去されている(図6(d))。したがって、ソース 配線20と共通配線14が隣接して設けられる場合には、 両配線のあいだのショートが発生するおそれがある。

本実施の形態によれば、保護膜35を除去する必要がないため、ソース配線20近傍のゲート絶縁膜16が除去されることもない。したがって、ソース配線20と共通配線14が隣接して設けられる場合でも、両配線のあいだのショートが発生するおそれはない。

本実施の形態では、ソース配線20が露出しているが、 実施の形態2と同様にして、ソース配線20をITO膜 で被覆することももちろん可能である。

本実施の形態によれば、保護膜35を省略したため、より低コストかつ短時間でTFTアレイ基板を作製することができ、かつ、ソース配線20の横にはみ出した半導体層18および半導体層17を除去できるため、開口率の向上およびソース配線の低抵抗化をはかることができる。 決することができる。

実施の形態5

本発明の第5の実施の形態を図14を用いて説明する。 図14は、逆スタガ型のTFTが設けられたTFTアレイ基板を例示して、その製造方法を説明する断面図である。

前述した実施の形態4では、合計4枚のフォトマスク、つまり4回の写真製版工程によりTFTアレイ基板を製

造している。本実施の形態によれば、3枚のフォトマスク、つまり3回の写真製版工程によりTFTアレイ基板を製造することが可能である。

実施の形態4においては、図13(c)に示した工程において、TFTアレイ基板の表面にフォトレジストを塗布、フォトマスクを使用してレジストパターンを形成し、下部パッド15上のゲート絶縁膜16にコンタクトホールを形成した。

その後、ITO膜を全面に成膜し、写真製版技術を用いてパターニングをすることにより、ITO画素電極27、上部パッド28、29を形成する。したがって、下部パッド15と上部パッド28とはコンタクトホールを介して電気的に接続されている。

ゲート絶縁膜16にコンタクトホールを形成するため の写真製版工程が不要になるため、3回の写真製版工程、 つまり3枚のフォトマスクでTFTアレイ基板を作製することが可能となり、さらなるコストの低減が可能である。

もちろん、他の実施の形態と同様、ソース配線20の横にはみ出した半導体層18および半導体層17を除去できるため、開口率の向上およびソース配線の低抵抗化をはかることができ、またソースーコモン間容量の増大といった問題も解決することができる。

本実施の形態では、ソース配線20が露出しているが、 実施の形態2と同様にして、ソース配線20をITO膜 で被覆することももちろん可能である。

産業上の利用可能性

本発明の製造方法を適用することにより、従来の技術と同数の4枚のフォトマスク、あるいは従来の技術よりも少ない3枚のフォトマスクを使用した製造工程で、ゾース配線の横にはみ出した半導体層を除去することが可能となり、開口率の低下、ソース配線抵抗の増大、ソースーコモン電極間容量の増大を防止することが可能となる。

さらに、ソース配線をITO膜で覆うことにより、ソース配線と液晶との反応を防止でき、ソース配線の材料選択の自由度を高めることができる。また、本来のソース配線にくわえITO膜もソース配線として機能するため、ソース配線の一層の低抵抗化がはかれ高品質の液晶表示装置が得られるとともに、ソース配線の断線の可能性が減少し、信頼性が向上する。

請求の範囲

基板上に、少なくともゲート絶縁膜、半導体層および金属層をこの順に形成し、

写真製版によって形成した1枚のレジストパターンを使用して、金属層の一部を選択的に除去してソース配線を形成するとともにソース配線横の半導体層も除去するTFTアレイ基板の製造方法であって、

前記ソース配線の形成およびソース配線横の半導体層の除去後に、保護膜を成膜し、

該保護膜上に、該保護膜の一部を選択的に除去するための1枚のレジストパターンを形成し、該レジストパターンを使用して、前記ソース配線上の保護膜、前記ソース配線横の保護膜および前記ソース配線横のゲート絶縁膜を除去することにより、

前記ソース配線下の半導体層を露出させる
TFTアレイ基板の製造方法。

- 前記露出したソース配線下の半導体層のうち、ソース配線からはみ出している部分を、
 - 前記保護膜の一部を選択的に除去するための1枚のレジストパターンおよび/または前記ソース配線をマスクとしたエッチングによって除去する請求の範囲第1項記載のTFTアレイ基板の製造方法。
- 前記露出したソース配線下の半導体層のうち、ソース配線からはみ出している部分を、
 - 一部が選択的に除去された後の前記保護膜および/または前記ソース配線をマスクとしたエッチングによって除去する請求の範囲第1項記載のTFTアレイ基板

の製造方法。

基板上に、少なくともゲート絶縁膜、半導体層および金属層をこの順に形成し、

写真製版によって形成した1枚のレジストパターンを使用して、金属層の一部を選択的に除去してソース配線を形成するとともにソース配線横の半導体層も除去するTFTアレイ基板の製造方法であって、

前記ソース配線の形成およびソース配線横の半導体層の除去後に、保護膜を成膜しないTFTアレイ基板の製造方法。

5. 基板上に、少なくともゲート絶縁膜、半導体層および金属層をこの順に形成し、写真製版によって形成した1枚のレジストパターンを使用して、金属層の一部を選択的に除去してソース配線を形成するとともにソース配線横の半導体層も除去するTFTアレイ基板の製造方法であって、

前記ソース配線の形成およびソース配線横の半導体層の除去後に、保護膜を成膜せずに、

露出している前記ソース配線下の半導体層のうちソース配線からはみ出している部分を、前記ソース配線をマスクとしたエッチングによって除去するTFTアレイ基板の製造方法。

6. さらにITO膜を成膜し、該ITO膜の一部を選択的に除去するパターニングにおいて、前記ソース配線上のITO膜を除去せずに残すことにより、前記ソース配線を覆うITO膜を形成する請求の範囲第1項、第2項、第3項、第4項または第5項記載のTFTアレイ基板の製造方法。

7. 基板上に、少なくともゲート絶縁膜、第1の半導体層、第2の半導体層および金属層をこの順に形成し、さらに写真製版によってフォトレジストを除去した領域、フォトレジストの薄い領域およびフォトレジストの厚い領域からなる1枚のレジストパターンを形成し、フォトレジストを除去した領域では、前記金属層、前記第2の半導体層および前記第1の半導体層が除去され、

フォトレジストの薄い領域では、前記金属層および前記第2の半導体層が除去され、

フォトレジストの厚い領域では、前記金属層、前記第2の半導体層および前記第1の半導体層が除去されずに残り、

フォトレジストの厚い領域に残る金属層によってソース配線が形成されるTFTアレイ基板の製造方法であって、

前記ソース配線の近傍が、フォトレジストの薄い領域とされており、前記金属層および前記第2の半導体層が除去され、第1の半導体層が残されるTFTアレイ基板の製造方法。

8. 基板上に、少なくともゲート絶縁膜、第1の半導体層、第2の半導体層および金属層をこの順に形成し、さらに写真製版によってフォトレジストを除去した領域、フォトレジストの薄い領域およびフォトレジストの厚い領域からなる1枚のレジストパターンを形成し、フォトレジストを除去した領域では、前記金属層、前記第2の半導体層および前記第1の半導体層が除去され、

フォトレジストの薄い領域では、前記金属層および前記第2の半導体層が除去され、

フォトレジストの厚い領域では、前記金属層、前記第2の半導体層および前記第1の半導体層が除去されずに残り、

フォトレジストの厚い領域に残る金属層によってソース配線が形成されるTFTアレイ基板の製造方法であって、

前記ソース配線横が、フォトレジストの薄い領域とされており、前記金属層および前記第2の半導体層が除去され、第1の半導体層が残され、

その後前記レジストパターンを除去して保護膜が成膜され、

該保護膜上に、該保護膜の一部を選択的に除去するための1枚のレジストパターンを形成し、該レジストパターンを使用して、前記ソース配線上の保護膜および前記ソース配線横の保護膜を除去することにより、

前記ソース配線近傍の第2および第1の半導体層を露出させる

TFTアレイ基板の製造方法。

- 9. 前記露出したソース配線近傍の第2および第1の半導体層のうち、ソース配線からはみ出している部分を、前記保護膜の一部を選択的に除去するための1枚のレジストパターンおよび/または前記ソース配線をマスクとしたエッチングによって除去する請求の範囲第8項記載のTFTアレイ基板の製造方法。
- 10. 前記露出したソース配線近傍の第2および第1の半導体層のうち、ソース配線からはみ出している部分を、

- 一部が選択的に除去された後の前記保護膜および/または前記ソース配線をマスクとしたエッチングによって除去する請求の範囲第8項記載のTFTアレイ基板の製造方法。
- 11. 基板上に、少なくともゲート絶縁膜、第1の半導体層、第2の半導体層および金属層をこの順に形成し、さらに写真製版によってフォトレジストを除去した領域、フォトレジストの薄い領域およびフォトレジストの厚い領域からなる1枚のレジストパターンを形成し、フォトレジストを除去した領域では、前記金属層、前記第2の半導体層および前記第1の半導体層が除去され、
 - フォトレジストの薄い領域では、前記金属層および前記第2の半導体層が除去され、
 - フォトレジストの厚い領域では、前記金属層、前記第2の半導体層および前記第1の半導体層が除去されずに残り、
 - フォトレジストの厚い領域に残る金属層によってソース配線が形成されるTFTアレイ基板の製造方法であって、
 - 前記ソース配線横が、フォトレジストの薄い領域とされており、前記金属層および前記第2の半導体層が除去され、第1の半導体層が残され、
 - その後前記レジストパターンの除去後に、保護膜を成膜しないTFTアレイ基板の製造方法。
- 12. ゲート配線およびゲート配線端部の下部パッドが形成された基板上に、少なくともゲート絶縁膜、第1の半導体層、第2の半導体層および金属層をこの順に形

成し、さらに写真製版によってフォトレジストを除去した領域、フォトレジストの薄い領域およびフォトレジストの厚い領域からなる1枚のレジストパターンを形成し、

フォトレジストを除去した領域では、前記金属層、前記第2の半導体層および前記第1の半導体層が除去され、

フォトレジストの薄い領域では、前記金属層および前 記第2の半導体層が除去され、

フォトレジストの厚い領域では、前記金属層、前記第2の半導体層および前記第1の半導体層が除去されずに残り、

フォトレジストの厚い領域に残る金属層によってソース配線が形成されるTFTアレイ基板の製造方法であって、

前記ソース配線横が、フォトレジストの薄い領域とされており、前記金属層および前記第2の半導体層が除去され、第1の半導体層が残され、

その後前記レジストパターンを除去した後に、保護膜を成膜せずに、ソース配線近傍の第2および第1の半導体層のうちソース配線からはみ出している部分を、ソース配線をマスクとしたエッチングによって除去するTFTアレイ基板の製造方法。

13. さらに I T O 膜を成膜し、該 I T O 膜の一部を選的に除去するパターニングにおいて前記ソース配線上の I T O 膜を除去せずに残すことにより、前記ソース配線を覆う I T O 膜を形成する請求の範囲第7項、第8項、第9項、第11項または第12項記載

- のTFTアレイ基板の製造方法。
- 14. フォトマスクを用いない周辺露光工程において、ゲート配線端部の下部パッド上のフォトレジストを除去し、エッチングにより前記ゲート絶縁膜の一部が除去され前記ゲート配線端部の下部パッドが露出することを特徴とする請求の範囲第12項記載のTFTアレイ基板の製造方法。

FIG. 1(a)







FIG. 1(b)










FIG. 3(b)




FIG. 3(c)




FIG. 3(d)









FIG. 3(e)

















FIG. 5(b)




FIG. 5(c)




FIG. 5(d)






FIG. 5(e)








FIG. 6(b)




FIG. 6(c)






FIG. 6 (d)













FIG. 8






































FIG. 12(b)




FIG. 12(c)




FIG. 12(d)








FIG. 12(e)












FIG. 14(a)





FIG. 14(b)



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/06285

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G02F1/1368					
According to International Patent Classification (IPC) or to both national classification and IPC					
	SEARCHED		·····		
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G02F1/1368, G02F1/1343, H01L29/78					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2001 Kokai Jitsuyo Shinan Koho 1971-2001					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.		
A	JP 06-118445 A (Fujitsu Limited 28 April, 1994 (28.04.94), (Family: none)	1),	1-14		
A	JP 09-244065 A (Toshiba Electric F Toshiba Corporation), 19 September, 1997 (19.09.97), (Family: none)	Engineering Corporation,	1-14		
A	JP 2000-194003 A (Fujitsu Limited), 14 July, 2000 (14.07.00), (Family: none)		1-14		
Furthe	r documents are listed in the continuation of Box C.	See patent family annex.			
 "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed 		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family			
Date of the actual completion of the international search 18 September, 2001 (18.09.01)		Date of mailing of the international search report 25 September, 2001 (25.09.01)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			

	国际嗣 宜 報告	国際田願番号 PC1ノ」PO	1/06285		
A. 発明の属する分野の分類(国際特許分類(IPC))					
Int. Cl7. G02F1/1368					
B. 調査を行った分野					
↓調査を行った♪ ┃	是小限資料(国際特許分類(IPC))				
Int. Cl ⁷ . G02F1/1368 , G02F1/1343 , H01L29/78					
最小限資料以外の資料で調査を行った分野に含まれるもの 日本民共和の資料で調査を行った分野に含まれるもの					
日本国実用新案公報 1922-1996 日本国公開実用新案公報 1971-2001					
日本国登録実用新案公報 1994-2001					
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)					
	ると認められる文献				
引用文献の カテゴリー*	 引用文献名 及び一部の箇所が関連すると	:きは、その関連する箇所の表示	関連する 請求の範囲の番号		
A	JP 06-118445 A (1-14		
1994 (28.04.94) (ファミリーなし)					
A	 JP 09-244065 A ()	東芝電子エンジニアリング株式	1-14		
	会社、株式会社東芝) 19.9月.	1997 (19. 09. 97)			
	(ファミリーなし)				
A	JP 2000-194003 A	A(富士通株式会社)14.7	1-14		
	月. 2000 (14. 07. 00) (ファミリーなし)				
□ C欄の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献の		の日の後に公表された文献	されたで説でもって		
「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものではなく、発明の原理又は理論					
「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明					
「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以					
文献(理由を付す) 上の文献との、当業者にとって自明である組合せに					
「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献					
国際調査を完了した日 18.09.01 国際調査報告の発送日 こう.09.01					
国際調査機関の名称及びあて先 特許庁審査官 (権限のある職員) 2 X 9513					
日本国特許庁 (ISA/JP)					
Y	8千代田区智が関三丁目4番3号	雪缸器号 03-3581-1101	内線 3255		